7月2日下午，电子科学与工程学院自动化系举办《EDA技术与应用B》期末答辩。本次评审由系副主任王进、易锡年及任课教师梁欢组成，2023级自动化1-4班共19组学生依次完成PPT汇报与FPGA实物演示，以项目成果开展综合期末考核。

本课程以Verilog HDL硬件描述语言为核心，采用项目化实训教学。学生独立完成代码编写、仿真调试、开发板硬件验证，本次展示项目包含五类经典FPGA数字系统：有限状态机流水灯、LED数码管动态扫描、FPGA数字时钟、可编程流水灯、正弦波发生器。

答辩现场，各组依次上台，通过PPT讲解模块划分、逻辑架构与时序仿真结果，再现场连接开发板演示运行效果。学生详细讲解分频电路、状态控制、波形生成等核心Verilog设计思路，完整展示从代码编译到硬件调试全流程。

评审老师围绕有限状态机逻辑、时序匹配、数码消隐、信号生成算法等核心知识点提问，针对代码冗余、模块划分混乱、时序不稳等问题逐一点评，结合工业开发标准给出优化方案，引导学生养成标准化硬件编程习惯。各组学生准备充分，汇报逻辑清晰，硬件演示运行稳定，可准确应答专业问题。部分小组在基础项目上自主拓展优化功能，得到评委肯定。

答辩尾声，王进副主任总结发言，高度认可课程项目式教学模式。他指出Verilog与FPGA开发是自动化专业核心工程技能，鼓励学生巩固数字电路基础，多参与综合性设计与电子竞赛，持续提升工程实践水平。

此次答辩打破传统卷面考核形式，以实操项目检验学生数字逻辑设计与硬件编程能力。后续自动化系将结合本次答辩反馈，丰富综合EDA实训案例，持续完善课程实操教学体系，提升学生数字系统开发与创新实践能力。

（一审/曹霞红 二审/张金菊 三审/余波）